(54) HIGH BREAKDOWN VOLTAGE MIS TRANSISTOR AND MANUFACTURE THEREOF

(11) 1-96961 (A)

(43) 14.4.1989 (19) JP


(21) Appl. No. 62-255103 (22) 8.10.1987

(71) FUJITSU LTD (72) SHINICHI KAWAI

(51) Int. Cl. H01L29/78,H01L27/12

PURPOSE: To obtain a high breakdown voltage MOSFET by providing a thin insulating film under a semiconductor layer directly under a gate electrode so as to provide a preferable crystal in the semiconductor layer, and forming a thick insulating film under a semiconductor layer except the film and particularly under the semiconductor layer including an offset low concentration layer.

CONSTITUTION: Oxygen ion implantation is conducted by dividing it to twice. the oxygen ions are first implanted only for a short time to form a thin insulating film, and the crystal of a silicon layer is held in high quality. Then, an epitaxially grown layer is formed thereon, thereby preventing the crystallinity of a channel section from decreasing directly under a gate electrode. Then, with the resist film above the gate electrode as a mask second oxygen ion implantation is conducted, and a thick insulating film is formed under the semiconductor layer including an offset low concentration layer. Thus, the quality of the crystal of the semiconductor layer except the channel section is deteriorated, but the breakdown voltage of its drain is rather improved.



27: source diffused layer. 25: gate electrode. 24: gate insulating film. 26: offset low concentration layer. 28: drain diffused film. 26: offset low concentration layer, layer. 22: insulating film. 23: silicon 23: silicon layer. substrate

⑩ 日本国特許庁(JP)

①特許出願公開

# 四公開特許公報(A)

平1-96961

@Int\_Cl\_4

識別記号

庁内整理番号

@公開 平成1年(1989)4月14日

H 01 L 29/78

3 1 1 Z - 7925 - 5F 7514 - 5F

審査請求 未請求 発明の数 2 (全6頁)

◎発明の名称 高耐圧MISトランジスタとその製造方法

②特 顋 昭62-255103

**愛出** 願 昭62(1987)10月8日

母発明者 川合 真

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

邓代 理 人 弁理士 井桁 貞一

#### 明細質

## 1. 発明の名称

高耐圧MISトランジスタとその製造方法

## 2. 特許請求の範囲

(2) 半導体基板に第1回の酸素イオンを注入して 所定深さに絶縁膜を形成し、該絶縁膜上の半導体 層に所定膜厚の半導体層をエピタキシャル成長す る工程、 次いで、該半導体層を異方性エッチングして島状の半導体層に形成し、該半導体層上にゲート絶縁 腹を形成して、該ゲート絶縁膜上にゲート電極膜 を被着し、レジスト膜をマスクにしてゲート電極 をパターンニングする工程、

次いで、前記レジスト膜をマスクにして第2回の 酸素イオンを注入し、前記ゲート電極直下の半導 体層を除く半導体層に前記第1回の酸素イオン注 入によつて形成した前記絶縁膜に接した絶縁膜を 形成して、接絶縁膜の膜厚を増加する工程、

次いで、前記半導体層にオフセット低温度層、ソース拡散層およびドレイン拡散層を形成する工程が含まれてなることを特徴とする高耐圧MISトランジスタの製造方法。

#### 3. 発明の詳細な説明

#### [极要]

SIMOXによる高耐圧MISFETとその形成方法に関し、

業子特性の良い F B T を形成することを目的と

し、

且つ、その製造方法として、2回に分けた酸素イオン注入法によつて腹厚の厚い鉛緑膜を有する 絶縁性基板を形成して、ゲート電極下の半導体層 を良結晶性に維持する。

#### [産業上の利用分野]

本発明は高耐圧MISトランジスタとその製造方法、特に、SIMOXによる高耐圧MISFE Tとその形成方法に関する。

このようなSOI構造のFETは厚い絶縁膜がシリコン基板との間に介在するためにドレイン・基板間のブレイクダウンを抑制して耐圧をあるため、且つ、低遠度のオフセット層が存在するとのはであるとのは、オフセット低遠度層 6 とシリコン層 3 とのおしてである。 でその直下の結晶シリコン層を空乏化低速度でそのに空気化ができる構造で、既に 200 V 程度を低くすることができる構造で、既に 200 V 程度

MISFETにおいてはMOSFETが汎用されており、最近、そのMOSFETの高耐圧用が 注目されて、良特性をもつた高耐圧トランジスタ の開発が望まれている。

[従来の技術と発明が解決しようとする問題点] 高耐圧MOSFBTとはドレインに高電圧(例 えば、数百ポルト)を印加して動作させるトラン ジスタのことで、最近、高ドレイン耐圧を維持し ながら他のトランジスタ特性を低下させないもの が開発されている。

第3図は既に提案されているSOI (Silicon On Insulator) 構造の高耐圧MOSFETの断面図を示しており、1はシリコン基板。2は酸化シリコン (SiO2) 膜からなる絶縁膜。3はp<sup>-</sup>型シリコン層。4はSiO2 膜からなるゲート絶縁膜。5はゲート電極。6はn<sup>-</sup>型オフセット低濃度層。7はn<sup>+</sup>型ソース拡散層。8はn<sup>+</sup>型ドレイン拡散層である。

この形成方法は、膜厚1μm程度のSiO2膜か

のものが得られている。

且つ、SOI構造は通常、絶縁基板のために寄 生容量が減少して高速動作に有利であり、例えば、 立体的に積層して高集積化すると、高速動作の超 しSIの実現が可能なものとされている構造であ

しかし、上記SOI構造の高耐圧MOSFET はピームアニール法によつて多結晶シリコン膜を 再結晶化して、素子領域となる結晶シリコン膜を 形成するために結晶性が良くないのが大きな欠点 である。特に、細いピームを走査して溶融するた めに、走査線と走査線との重ね合わせ部分に凹凸 ができて、その部分の結晶性が悪くなり、それが 原因となつて特性のバラッキが起こつて、素子( トランジスタ)特性の均一性がえられないと云う 問題がある。

従つて、このような案子特性を悪くするビーム アニール法を用いずに、他の方法でSOI構造の MOSFETを形成する方法も考えられ、例えば SIMOX法(Separation by Implanted Oxygen

# 特開平1-96961 (3)

) によつて形成する方法がある。

第4図はそのような通常のSIMOX法によるSOI構造の高耐圧MOSFETの断面図を示しており、これは前記した第3図に示す構造と殆ど同じである。第4図において、11はシリコン基板。12はSiO2 膜からなるが・ト絶縁膜。15はゲート電極。16はn 型オフセット低濃度層。17はn 型ソース拡散層。18はn・型ドレイン拡散層であるが、両者はSOI基板を形成する工程で著しく相異しており、第5図(a)~(c)にSIMOX法によるSOI基板の形成工程順断面図を示している

即ち、第5図(a)に示すように、シリコン基板11の深い位置に高加速電圧・大電流によつて酸素イオンを注入する。次いで、同図(b)に示すように、熱処理して注入イオンを活性化し、シリコン基板11の深い位置にSiO。膜からなる絶縁膜12を画定する。そうすると、裏面に薄いシリコン暦13'が形成される。次いで、同図(c)に示すように、絶縁

膜12上のシリコン暦13'にエピタキシャル成長して所要膜厚のシリコン暦13を形成する。このSIMOX法によるSOI基板の形成法は大電流酸素イオン注入装置の開発と相まって実用化されつつあるものである。

圧がバラついたりして素子特性が劣化する問題が 生じる。

このため、SIMOX法によるSOI基板を用いた高耐圧MOSFETは十分な特性のものが得られず、その形成は困難と考えられている。

本発明はこのような問題点を解消させ、SIMOX法によるSOI基板を用いて特性の良い高耐圧MOSFETを形成することを目的とするものである。

#### [問題点を解決するための手段]

の前記絶縁膜の膜厚より厚く構成される高耐圧M OSFBTによつて途成される。

且つ、その形成方法として、半選体基板に第1 回の酸素イオンを注入して所定深さに絶縁膜を形 成し、該絶縁膜上の半導体層に所定膜厚の半導体 眉をエピタキシャル成長する工程、次いで、該半 導体層を異方性エッチングして島状の半導体層に 形成し、該半導体層上にゲート絶縁膜を形成して、 該ゲート絶縁膜上にゲート電極膜を被着し、レジ スト膜をマスクにしてゲート電極をパターンニン グする工程、次いで、前記レジスト膜をマスクに して第2回の酸素イオンを注入し、前記ゲート電 極直下の半導体層を除く半導体層に前記第1回の 酸素イオン注入によつて形成した前記絶縁形に捻 した絶縁膜を形成して、該絶縁膜の膜厚を増加す る工程、次いで、前記半導体層にオフセット低源 度層、ソース拡散層およびドレイン拡散層を形成 する工程が含まれることを特徴とする。

[作用]

## 特開平1-96961 (4)

即ち、本発明にかかる構造はSIMOX法によ るSOI基板の均質で良好な結晶性を生かして高 耐圧MOSFETを形成するもので、ゲート電極 直下の半導体層は良好な結晶性を有し、他のゲー ト電極下の半導体層以外のオフセット低湿度層を 含む半導体層の結晶は低品質の結晶になる。ここ に、低品質の結晶とは結晶格子欠陥が多く、非単 結晶化しているか、または、それに近い結晶のこ とである。このように、ゲート電極直下の半導体 層を良好な結晶とし、他のゲート電極下以外のオ フセット低濃度層を含む半導体層の結晶を低品質 とすると、ドレイン電圧に応じてオフセット低温 度層とその下の半導体層の間に空乏層が拡がり、 高いドレイン耐圧が維持される際、ドレインの高 電圧によつて熱的に生成された電子・ホール対の なだれ増倍が、多数の再結合中心(多結晶化して 結晶粒界の密度が増加すると再結合中心が増える ) によつて抑制され、一層の高ドレイン耐圧が得 られる。しかも、ゲート電極下の半導体層(チャ ネル部)は結晶性が良いから、チャネルコンダク

タンス G m が高く、安定したしきい値電圧が得られる(特願昭62-058721号参照)。

このように、ゲート電極直下の半導体層を良好な結晶にするために、その下には薄い絶縁膜を介在させ、それ以外の半導体層の下、特にオフセット低濃度層を含む半導体層の下には厚い膜厚の絶縁膜を設けて高耐圧(高ドレイン耐圧)を維持させる。

るが、それはむしろ上記のようにドレイン耐圧の 向上に役立つ。

#### [実施例]

以下、図面を参照して実施例によつて詳細に説明する。

第1図は本発明にかかるSOI構造の高耐圧MOSFETの断面図を示し、21はシリコン基板、22SiOa膜からなる絶縁膜、23はシリコン層、24はゲート絶縁膜、25はゲート電極、26はn~型オフセット低濃度層、27はn~型ソース拡散層、28はn~型ドレイン拡散層である。

次に、第2図(a)~(5)はその形成方法の工程順断 面図を示しており、順を追って説明する。

第 2 図(a)参照;まず、シリコン基板21の表面より 0.2 μm下に第 1 回目の酸素イオンを注入し、熱処理して膜厚0.2 μmのSiO2 膜からなる絶縁膜 22'を生成する。そのイオン注入条件は加速電圧 150 KeV 、ドーズ量 1.2×10 <sup>18</sup>/ cl、熱処理は窒素ガス中で1200で、2 時間程度おこなう。そうす

ると、表面に薄い0.2 μmのシリコン層23 'が形成される。

第2図の参照;次いで、そのシリコン層23'の表面を僅か(膜厚 500 A程度) にエッチングした後、膜厚0.7 μm程度のシリコン層をエピタキシャル成長して、合計膜厚 0.8~0.9 μmのシリコン層23を形成する。

第2図に参照:次いで、フォトプロセスを適用し レジスト膜マスク(図示せず)を設け、シリコン 暦23をリアクティブイオンエッチ(RIE)法に より垂直に異方性エッチングして島状のシリコン 暦23に形成する。

第2図(4)参照:次いで、島状のシリコン暦23の表面を熱酸化して、膜厚 400 人程度のゲート絶縁限を形成し、その上に膜厚0.5 μmのゲート電極限(焼をドープした多結晶シリコン膜)を気相成長(CVD)法により被着し、更に、上面にフォトプロセスによつて膜厚1μmのレジスト膜30を形成し、それをマスクにしてRIE法で垂直に異方性エッチングしてゲート電極25を形成する。

# 特閒平1-96961 (5)

第2図(e)参照:次いで、そのレジスト膜30のマス クをそのまま残存させて、第2回目の酸素イオン を注入し、次に、レジスト膜30を除去して熱処理 し、前記絶縁膜22 "に接した絶縁膜22を生成する。 イオン注入条件は加速電圧 300KeV , ドーズ量 1. 5×10 <sup>18</sup>/ d、熱処理は窒素ガス中で1200で、2 時間程度である。そうすると、ゲート電極25直下 の半導体層のみ酸素イオンが注入されずに膜厚0. 2 μm程度と薄いが、他の部分は合計膜厚0.4 μ m程度の絶縁膜22が形成され、且つ、ゲート電極 25直下のシリコン暦23の部分は結晶が破壊されず に結晶品質の良い領域が保持され、他のシリコン 層部分は結晶性が劣化して、結晶欠陥の多い領域 となる。従つて、ドレイン耐圧が高く、且つ、チ ャネルコンダクタンスGm など素子特性の良いト ランジスタが得られる。なお、島状の素子領域以 外の絶縁膜が露出した部分では、この第2回目の 酸素ィオン注入により前記絶縁膜22'の下層に絶 経腹が形成されて膜厚の厚い絶縁膜22が形成され

第2図(5)参照:次いで、フォトプロセスによつてソース・ドレイン形成用レジスト膜マスク (図示せず) を設けて、湊イオンを注入し、熱処理してソース拡散層27およびドレイン拡散層28を形成する。注入条件は加速電圧90KeV,ドーズ量2×10<sup>15</sup>/cd程度である。

上記が本発明にかかる形成方法で、このように

形成すれば、上記したように、ドレイン耐圧が高く、且つ、チャネルコンダクタンス G m が良く、しきい値電圧が安定した好特性の高耐圧MOSF ETが得られる。

なお、上記実施例はnチャネルトランジスタで あるが、pチャネルトランジスタにも適用できる ことは勿論である。

## [発明の効果]

以上の実施例の説明から明らかなように、本発明によれば素子特性の優れた高耐圧MOSFETが得られ、高耐圧ICの性能向上に顕著に貢献するものである。

### 4. 図面の簡単な説明

第1図は本発明にかかるSOI構造の高耐圧MOSFETの断面図、

第2図(a)~(5)は本発明にかかる形成方法の工程順 断面図、

第3図は公知のSOI構造の高耐圧MOSFET

の断面図。

第4図は通常の SIMOX法による高耐圧MOSFE Tの断而図、

図において、

21はシリコン基板、 22.22'は絶縁膜、

23. 23'はシリコン層、24はゲート絶縁膜、

25はゲート電極、

26はオフセット低濃度層、

27はソース拡散層、

28はドレイン拡散層、

30はレジスト膜


を示している。

代理人 弁理士 井 桁 貞 一





...


# 特開平1-96961 (6)




本発明:: PP) SOI 建造高耐压 MOSFET4 對面図 第 1 図









本亮明にからる耐圧MOSFETa形成I程傾的面図 第 2 図




公知。SOI構造高耐圧MOSFET。對面因 第 3 因





通常。SIMOX法にお高耐圧MOSFETa對面図 第 4 図



本采明にから高耐圧MOSFETの形成工柱順新面図 第 2 図







SIMOX 法I=よ3 SOI 基板4形成工程順新面図 第 5 図

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: \_\_\_\_\_

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.